ふみぃ~.何だか虚しい・・・
この技術は2002年の9月に初めて発表され,これから数世代のプロセッサにわたって「ムーアの法則」を維持するために貢献するそうです.

あちこちで取り上げられていましたが,ITmediaの記事が一番わかりやすかったです(それでも技術的なことは意味不明).

内容としては,従来のプレーナ型とよばれる平面構造をとるトランジスタに代わって,先端材料と製造技術を組み合わせた3次元構造のトライゲートトランジスタを発表したという話.

速度の観点から最適化した場合、この設計を使ったトランジスタは、Intelの現行の最高レベルである65ナノメートルトランジスタよりも45%高速に稼働する。一方、電力の観点から最適化した場合には、リーク電流を50分の1に削減できる。


上手く最適化すれば,消費電力も35%程度削減されるらしいです,

しかし,実際に使用されるのは32ナノメートルまたは22ナノメートル製造プロセス(それぞれ2009年と2011年に登場予定)となっているので,まだまだ先ですね...
Date:2006/06/14(Wed) 09:36:01
PC | Edit | Comment:0 | Trackback:0
Comment
Posted Comment
Comment to This Entry
URL:
Comment:
Pass:
Secret: 管理者にだけ表示を許可する
 
Trackback
Trackback URL
http://doubleko.blog18.fc2.com/tb.php/2201-48a50e26
この記事にトラックバックする(FC2ブログユーザー)
Trackback

Powered by FC2. Designed by Double KO.